配電変圧器のラミネーション設計：実用的ガイドライン

治療する場合 ラミネート をコスト中立のディテールとして設計しても、結局は変圧器が通電するたびにその代償を払うことになります。無負荷損失の大部分、騒音レベルのかなりの部分、そして驚くほど多くの信頼性は、厚さ、積層係数、接合スタイル、オーバーラップを選択した瞬間にすでに固定されています。この文章は、これらの決定を最初に正しく行うためのものです。

1.鉄鋼カタログからではなく、損失予算から始める。

コアラミネーションは安い装飾品ではない。小型の単相配電変圧器では、コア材だけで総材料費の約3分の1を占め、その損失が生涯保有コストの大半を占める。

無負荷損失目標と許容音圧レベルを設定し、ラミネートの選択をそれに合わせる。

5～50kVAのユニットについて、144の設計の感度調査で3種類のCRGOの厚さ（0.18、0.23、0.27mm）を比較したところ、5つのケースのうちおよそ4つで、0.23mmのM3シートが通常、最低入札価格と最低総保有コストの両方をもたらした。これは、0.23mmが普遍的に「最良」であるという意味ではなく、損失資本が純粋に高い場合、あるいは規制によって物理的にそうせざるを得ない場合にのみ、より薄くすることで勝てるという意味である。

だから、CADに触れる前に：

無負荷損と負荷損の資本化係数について合意する。それを無負荷損失の許容範囲に置き換えます。その上で、「どの厚みと材質なら、その許容範囲に余裕を持って入れることができるか？

このループをスキップすると、ラミネーションの「最適化」はすぐに当てずっぽうになってしまう。

2.素材と厚み：意図的に妥協する

粒状配向電気鋼 (GOES) は、従来の配電変圧器の主力製品です。50/60 Hzの典型的なグレードは、磁束経路がほぼ圧延方向に沿っている場合、許容可能な損失と着磁電流で、最大約1.7 Tの誘導で快適に動作します。

最新のGOESのデータシートには、薄いゲージでも95%以上のラミネーション係数が示されています。一例として、50psiのスタック圧力では、0.18mmのストリップは95-96%付近、0.23mmは95-96%付近、0.27mmは96-97%付近、0.35mmはコーティングによっては98%に触れることがあります。これだけでも何かがわかるだろう。シートを厚くすると、積層ファクターはわずかに増加するが、渦損失は悪化する。薄いシートはその逆です。フリーランチはなく、ただバランスがあるだけです。

アモルファスリボンはまた違う。材料損失ははるかに低いのですが、巻線コアの積層係数は0.95以上ではなく0.8程度で、使用可能な誘導は低く、実用的な設計ではおよそ1.3～1.4Tの領域です。無負荷ワットは大幅に低下し、余分な銅と大きなコア窓を返します。

現実的な考え方だ：

電力会社がまだ購入価格を重視している標準効率の配電変圧器では、通常0.23～0.27mm付近のCRGOがスイートスポットである。

無負荷損失に対するペナルティが厳しい高次の効率クラスでは、0.18mmのCRGOやアモルファスへの移行は理にかなっているが、製造が低い積層係数とより壊れやすい材料に耐えられる場合に限られる。

重要なのは、生涯損失コストと余分なスチールや銅のコストを比較した上で、厚さを選ぶことだ。もう直感だけでは十分ではありません。

3.積層係数と建築係数：設計変数として扱う。

スタッキング・ファクターはコアに起こるものではない。それは、あなたが設計し、そして測定すべき数字なのです。

正式には、積層係数とは、総積層面積に対する有効磁気断面積の比率である。絶縁被覆の厚さ、バリ、ギャップ、ミスアライメントによって低下する。実際には、電力周波数で約0.3-0.5mmのケイ素鋼の場合、典型的な積層係数は約0.92-0.96であり、よくできたGOESスタックは、より薄いゲージでも0.95を超えることがあります。アモルファスコアはもっと低く、0.8近くになることが多い。

実際にサイズを決めるときに使えるコンパクトな表はこちら：

ビルディング・ファクターは、もうひとつのサイレント・プレーヤーである。これは、継ぎ目やエアギャップ、歪み、残留応力によって、カタログ上の損失以上にどれだけの余分な損失が発生するかを把握するものです。接合部の設計やラミネーションの選択に関する論文では、鋼材そのものが同じであっても、接合部の不良や組立圧力がコアロスに数パーセント上乗せされることが一貫して示されている。

ソフトウェアやスプレッドシートをデザインするのであれば、その方が健康的だ：

魔法のような0.97ではなく、上記のような表からksを使用する。面積ではなく、損失に対してビルディングファクターを適用し、自社工場で測定した無負荷試験に対してチューニングを行う。

そうすれば、数学は希望的観測ではなく、現実を反映することになる。

4.段差のあるコアの形状：何段あれば十分か？

ほとんどの配電用変圧器は段付きコアを使用しているため、無垢の鋼鉄から実際に円を加工しなくても、銅は円柱に近いものを見ることができる。

古典的な設計ハンドブックには、段数別に鋼材が実際に充填される円の割合が示されている。広く使われている表では、3段コアの場合約85%、5段の場合約91%、7～9段の場合約93～94%、11段の場合約96%が充填されている。

パターンはシンプルだ。最初の数ステップでかなり改善される。7、9回目以降は、1パーセントの円充填のために複雑さを支払うことになる。

小型の柱上ユニットでは、損失目標が積極的でなく、製造がシンプルであることを望むなら、3段でも機能するが、多くのメーカーは5段を標準としている。無負荷仕様が厳しい100～630kVAクラスの配電変圧器では、5～7段が一般的です。9段以上の段数は、主に高効率または大型のユニットで、1ワット単位の損失が収益化され、巻線形状がより正確な円の恩恵を本当に受ける場合に意味を持ち始めます。

もう一つの静かな変数は、ステップ幅をどのように配分するかである。長方形の窓の設計の場合、内側に狭いステップ、外側に広いステップを持つパターンは、平均面積が適切であれば、巻線の配置を容易にし、磁束分布に大きなペナルティを与えることなく、より均一な電流密度を与える傾向がある。

ここでは普遍的なルールはないが、2つのパスで考えることができる。最初のパス：定格と効率クラスからステップ数を選択する。2回目：巻線が最終的に見る円が、有限要素モデルだけでなく、導体レイアウトにも適合するように、個々のステップ幅を調整する。

5.ジョイントのスタイル：バット、ミット、ステップラップ。

ラミネーションのジョイント設計は、理論、FEAプロット、製造プレッシャーがすべてぶつかるところだ。

バットラップ接合は、切断とスタックが簡単である。また、接合部に強い局所的な磁束混雑が生じ、着磁電流が大きくなり、無負荷損失が大きくなります。大手変圧器メーカーのスライドデッキは、今でもこのコントラストをはっきりと示しています。

完全なミッター加工を施した継手は、圧延方向に沿ってフラックスを分散させ、局所的な飽和を低減します。ステップラップマイトドジョイントは、複数のステップにまたがってカットをずらすことで、磁束が単一の急激な不連続を見ないようにします。工業データでは、従来のバットラップと比較して、ステップラップコアは、同じ鋼種と誘導で、無負荷ワット、着磁電流、騒音レベルを顕著に低減できることを示しています。

今日、最低定格以上の新しい配電用変圧器では、基本的にミタード・ステップラップが基本となっている。もはやエキゾチックな技術ではありません。今、興味深いのは、接合部に何段の段差を設けるか、オーバーラップの長さをどうするか、そして、どのように帳尻を合わせるかということです。

6.重ね合わせ長さと1ステップあたりの積層数

"オーバーラップが多ければ多いほど安全なはず "という魅力的な考えがある。しかし、データはそれを否定している。

配電用変圧器コアの接合部のオーバーラップ長と1段あたりの積層数を変化させた実験的研究によると、実用的な範囲では、1段あたりの積層数は、製造上の制約が他の寸法とトレードするため、損失に正味の影響はほとんどないことがわかった。しかし、オーバーラップ長を約1cmから2cmに増やすと、接合部の磁束歪みが強くなるため、コア損失が明らかに増加した。

それが実際に何を意味するのか：

機械的強度と組み立ての制約を満たしつつ、オーバーラップはできる限り短くしてください。中型の配電コアでは、10mm前後が妥当な出発点であることが多い。20mmにすると、実質的な電気的利益を得られないまま数ワットのコストがかかるかもしれない。

裁断・積層装置が一貫して処理できる範囲を超えて、ステップごとに積層数を増やすことにこだわらないでください。この研究は、オーバーラップと基本的な形状が設定されれば、そのパラメーターに対するロスの感度は低いことを示唆している。

より有用なのは、接合部の平坦度とギャップの公差を厳密に保ち、一方の手足からのステップがヨークとどのようにかみ合うかを制御することです。特に、すでに金型があり、小さな形状の変更しかできない場合は、有限要素モデルが威力を発揮します。

7.エアギャップ、バリ、仕上げ不良による静かな損傷。

紙の上の完璧なジオメトリでさえ、ずさんなカットや積み重ねによって台無しになることがある。

絶縁コーティングやバリは積層係数に影響しますが、バリは局所的な機械的応力や微小な隙間をもたらし、ヒステリシスや渦損失をラミネーションカタログが予測する以上に悪化させます。ASTM A719などの規格では、ラミネーション係数はシート厚、コーティング、圧縮の関数として扱われ、再現可能な結果を得るためにはバリ取りが必要であることが明示されています。

教科書や工場データから得られる典型的な推奨は、次のようなものだ：

バリの高さは、断熱材の厚さよりかなり下にしてください（多くの場合、シートの厚さの10%以下と見積もられています）。

低すぎると隙間が開いたままになり、高すぎるとラミネーションが歪んだり、コーティングにダメージを与えたりして、ロスにつながります。

錆び、曲がり、へこみのあるラミネートは、内層に「隠れて」いるのではなく、不合格にすべきである。実用的なガイドでは、この理由から目視検査と選別を強調している。

プロセスを素早くチェックしたければ、圧縮されたスタックの密度ベースの積層係数を材料密度に対して測定すれば、安価で明らかになる。ksが0.96から0.93に下がるということは、断面積を捨て、フラックス密度をあらゆるところに押し上げていることを意味する。

8.平坦度、応力除去アニール、炉のスケジュールがラミネート設計に重要な理由

GOESは慎重に配向された結晶粒に依存している。機械加工、きつい曲げ加工、エッジに近いパンチング加工はすべて、透磁率を低下させ損失を増加させる応力をもたらします。応力除去アニールによって磁気性能の多くを回復させることができますが、それは積層が平坦性とコーティング品質を維持する方法で支持され加熱された場合に限られます。

GOES の典型的な応力除去範囲は、乾燥窒素のような保護雰囲気中で約 760～845 ℃であり、場合によっては制御された量の水素が使用される。問題は、コアピースが最終的な組み立て状態とは異なる方法で積み重ねられたりクランプされたりすると、アニール後にバネや反りが生じることです。そして、実際にコアを組み立てると、接合部や段差に小さな不要な隙間が生じる。

そのため、ラミネーション設計とアニール実施は互いに話し合う必要がある。バットラップからマルチステップラップへ、0.27mmから0.18mmシートへ移行しても、アニール治具と圧力体制が旧設計のままであれば、理論上の損失削減は歪みとコーティングの損傷によって部分的に食われてしまう。

これが、一部のメーカーが、完全に組み立てられ、応力除去されたマルチステップラップコアを専門業者から購入する理由の一つである。そのようなサプライヤーのデータシートには、ステップ・ラップ接合は、正しく製造された場合、フラットスタック設計で所定の鋼種で可能な限り低い損失を達成できると明記されている。

コアの製造を社内で行っているのであれば、固定されたラミネーション・デザインのアニール温度、時間、スタック圧力を変化させ、試作コアでラミネーション係数と無負荷損失を実際に測定するという短い実験設計を行う価値があります。何も変えないよりは遅いが、ノイズの多いトランスを何年も出荷するよりはずっと速い。

9.フラックスを乱すヨーク、クランプ、機械的な細部の穴。

実際のコアには、ボルト穴、アライメントスロット、クランプインターフェースが必要である。高磁束領域から鋼材を取り除くたびに、磁束が障害物の周囲に押しやられ、局所的な誘導が上昇する。

変圧器の設計書では、ヨーク積層、特にリムの中心付近に開けられた穴が磁束パターンを歪ませ、局所的に磁束密度と磁歪を増加させると指摘されています。これは余分なコアロスにつながり、時には音響測定で耳に聞こえる「ホットスポット」が発生することもある。

実用的な調整がいくつかある：

ヨークの最高磁束領域をできるだけきれいに保つ。大きな穴は中心線から少しずらすか、段差の形状のために計算上の誘導がすでに低くなっているゾーンに入れる。

数段の段差がすでに有効面積を狭めているところにボルトが着地しないように、段差とボルトの位置を一致させる。

鋼材を節約するためにオフセット・ヨークや縮小されたセクションを使用する場合、現実的な積み重ね係数や構築係数を用いてフラックス密度を再チェックすること。多くの設計は、これらの係数が適用されると、B-Hカーブの膝の近くまでクリープする。

これらの調整は決して派手なものではないが、FEMモデルのような挙動を示すコアと、テストフロアで驚かされるコアの違いとなることが多い。

10.高調波、歪んだ波形、ラミネーションの選択

配電用変圧器が完全な正弦波になることはめったにありません。非直線負荷とコンバーターの多い送電網は、ピーク磁束振幅を効果的に上昇させ、コアの動的損失を増加させる高調波を注入します。歪んだ電圧下での変圧器の鉄損に関する研究によると、より高い高調波は、実効電圧が同じであっても、無負荷損失を正弦波試験で測定された値よりも大幅に押し上げる可能性があります。

ラミネーションはこの現実といくつかの方法で相互作用する。

より薄いラミネーションは、より高い高調波周波数での渦電流損失を減少させるが、先に見たように、積層係数をわずかに低下させる可能性がある。設計誘導を1.7Tから1.6Tへと適度に減少させ、わずかに薄いシートと組み合わせることで、多くの場合、過剰なサイズ増加を伴うことなく、高調波リッチな損失を抑制することができます。

一方、第3、第5、第7高調波が強いことが知られているネットワークで、高誘導と厚いシートにこだわると、現場での見かけのコア損失が、工場の許容値を顕著な差でオーバーシュートする可能性があります。顧客はラミネーションを非難することはなく、ただ "効率の悪い変圧器 "と見るでしょう。

負荷プロファイルが不確かな場合、保守的なルールとしては、特に磁歪がより敏感なアモルファスコアの場合、材料の定格誘導からある程度の距離を保ち、それを正当化できるほど契約が大きい場合には、用途を代表する歪んだ波形での試験を指定することである。

11.スケッチ：250 kVA、11/0.4 kV、三相コア・タイプ・ユニット

完全なデザインではなく、ラミネーションの決定がどのように結びついているかを示すスナップショットだ。

250kVA、50Hz、油入配電変圧器、三相、11kV/0.4kVで、多くの電力会社に典型的な中程度の効率要件があるとします。

電力会社は、50Wの無負荷損失を削減することが、余分な鋼材に見合うだけの資本化係数を提供する。

0.27mmと0.23mmのGOESを検討されています。カタログデータと感度の論文によると、0.23 mmのM3がこの定格では許容可能な損失と材料コストのバランスが良いようです。絶対的な上限ではなく、定格電圧下で1.6T付近の設計誘導を目指します。

おなじみのボルト・パー・ターンの関係を使って、50 Hzで1.6 Tのときのコア断面積が約0.036 m²になるボルト・パー・ターンを選びます。総面積は、A_total ≈ A_net / ksとなります。表からksを0.955と選ぶと、総面積は最初の推測より数パーセント大きくなり、鉄を正直に保つのに十分です。

形状については、5段の円形脚とヨークの構成を選択します。そうすることで、約91%の円充填が得られ、銅はかなり丸い柱を見ることになります。あなたは、約10mmの重なりを持つ、完全にミッター加工されたステップ・ラップ・ジョイントを指定し、あなたのカッティング・ラインと互換性があり、典型的なマルチ・ステップ・ラップ・コアの製品に触発された、ステップごとに5枚のラミネーションの標準的なブック・サイズを指定します。

ヨークのボルト穴は、最もフラックスの高い部分から少しずらした位置にあると決め、ボルトが最も狭い有効部分に当たらないようにステップパターンを揃える。

最終的に、選択された誘導でのカタログ損失に対して1.05のような現実的な構築係数を用いて、コア損失モデルにこれらすべてを組み込みます。予測された無負荷損失がまだ高すぎる場合、誘導度を下げるか、より薄くするか、接合設計とアニール方法を改善しなければならないことがわかります。

現場では、サンプルの積み重ねで密度法を用いて積層係数を確認し、ksが予想される0.95～0.96の範囲にあることを目指します。もしそれが低ければ、方程式のせいにせず、切断、コーティング、積層をデバッグする。

ラミネーションの決定は、今や部族的な知識ではなく、追跡可能でテスト可能な選択である。

12.閉会の辞

配電用変圧器のラミネーション設計は、それぞれの「小さな」決定の横に数字を並べ始めるまでは、平凡に見えるトピックのひとつです。厚さ、積層係数、段数、接合スタイル、オーバーラップの長さ、アニール条件、穴の配置、高調波環境はすべて、無負荷損失と音響という同じ2つの結果を押し引きします。

公式の規格やデータシートは、材料について説明している。不足しがちなのは、ラミネーション・パラメーターを真の設計変数として扱うという静かな規律です。それができれば、巻線、冷却、絶縁など、トランスの他の部分はずっと簡単になります。